電子デバイス／半導体集積回路

８．ＣＭＯＳ素子の作り方

　前項のＣＭＯＳをどうやって１つの半導体基板（ウェハ）上に作るか、という話をします。ＣＭＯＳはＩＧＦＥＴを使ったＩＣの基本構成として広く使われていますが、それを作る手順はかなり複雑です。このため、作り方について多くの技術開発が行われ改良がなされました。1975年前後にはＣＭＯＳの製造方法に関する特許出願が多くなされています。ここではこのような製造方法の改良の歴史には立ち入らず、基本的な手順について説明します。この基本的手順はＩＧＦＥＴを使ったＩＣの製造に共通に使われている技術ですから、これを知っていれば大体大丈夫です。

　図８－１を見て下さい。これは基本的な作り方を手順を追って説明するための図です（1）。図の（ａ）から(ｇ）はＣＭＯＳの基本的な作製手順を示しています。まず（ｇ）を参照して下さい。これがＣＭＯＳの完成断面図です。基板がｎ型シリコンだとすると、右側にあるのがｐチャンネルＩＧＦＥＴです。左側のグレーの矩形領域はこの部分だけ基板がｐ型になっていますので、この中にｎチャンネルＩＧＦＥＴを作ることができます。それでは（ａ）から順に作り方を見ていきましょう。

　（ａ）はｎ型シリコン基板上全面にＳｉＯ_２膜を形成した状態を示しています。シリコン基板の表面を鏡面に磨いたのち、よく洗浄して汚れを取り除いた後、酸素雰囲気中で1000℃程度に加熱すると、表面が酸化されて一定の厚さのＳｉＯ_２膜ができます。

　つぎに（ｂ）のようにこのＳｉＯ_２膜の一部に穴をあけてシリコン基板を露出させます。この穴を開ける方法はフォトリソグラフィーで、ＩＧＦＥＴの１０項で詳しく説明した通りです。

　つぎに（ｃ）のようにＳｉＯ_２膜に開けた穴の部分にｐ型領域を作ります。その方法はＳｉＯ_２膜をマスクとして穴の部分にｐ型不純物を導入する方法です。具体的方法はＩＧＦＥＴの１１項で述べていますが、ＣＭＯＳの作製にはイオン注入法が用いられる場合が多いと思われます。

　ここまでは準備工程で（ｄ）以下でＩＧＦＥＴの作製が行われます。（ｄ）はｐチャンネルＩＧＦＥＴのソース領域、ドレイン領域を作製しています。これはＳｉＯ_２膜への穴開けとｐ型不純物の導入の工程の繰り返しです。

　つぎの（ｅ）で今度はｎチャンネルＩＧＦＥＴのソース領域とドレイン領域をｎ型不純物の導入により行っています。

　つぎに（ｆ）では２つのＩＧＦＥＴのゲート絶縁膜を形成します。方法はＩＧＦＥＴの１２項で述べているように酸素ガス中での加熱による熱酸化法が用いられます。このゲート絶縁膜はＩＧＦＥＴの特性に影響を及ぼすため、不純物などが入らないように注意して形成します。

　最後にソース、金属電極を形成します。金属薄膜の形成方法についてはＩＧＦＥＴの１３項で説明しています。形成した金属薄膜をＩＧＦＥＴの１４項で説明している方法によりパターニングします。これでソース、ドレイン、ゲートの各電極が設けられた（ｇ）に示すようなＣＭＯＳが完成します。

(1)例えば、特開昭49-75288号