電子デバイス／半導体集積回路

７．ＣＭＯＳ

　ＩＧＦＥＴは多数個を集積した集積回路でよく使われる回路構成にＣＭＯＳと呼ばれるものがあります。ＣはComplimentalyの頭文字をとったもので、日本語では「相補型ＭＯＳ」と言います。まずは回路図（図７－１）を見て下さい。

　この回路もインバータの機能をもっています。入力端子の電圧を高くすると出力端子の電圧は下がり、逆に入力端子の電圧を低くすると、出力端子の電圧は高くなります。２つのＩＧＦＥＴが使われていますが、下側が今までに説明してきたｎチャンネルＩＧＦＥＴ（ここではｎＭＯＳと書きました）です。上側はｐチャンネルＩＧＦＥＴ（ｐＭＯＳ）が使われます。両方のゲートが共通に接続されて入力端子になっています。

　ｎチャンネルＩＧＦＥＴはこれまで説明してきたように、ゲート電圧をプラス電圧にするとソース－ドレイン間に電流が流れＯＮになります。ゲート電圧を０ボルト付近に下げるとソース－ドレイン間には電流が流れなくなり、ＯＦＦになります。ＰチャンネルＩＧＦＥＴはこの逆の動作をします。

　ＣＭＯＳでは２つのゲートが共通に接続されていますから、ｎチャンネルＩＧＦＥＴがＯＮのときｐチャンネルＩＧＦＥＴはＯＦＦになり、ｎチャンネルＩＧＦＥＴがＯＦＦのときｐチャンネルＩＧＦＥＴはＯＮになります。これは簡単に言えば図７－２のように二つのスイッチが直列につながれていて、片一方だけがＯＮになるということです。普通の２つのスイッチなら両方ともＯＮになったり、両方ともＯＦＦになったりしますが、ＣＭＯＳではそういうことがありません。

　出力端子は２つのスイッチの間にあるので、図７－２のように下のスイッチがＯＮのときは出力端子は接地されたのと同じで低い電圧になり、上のスイッチがＯＮのとき、出力端子は電源Ｖ_ｄに直接つながれたのと同じで高い電圧になります。

　入力端子が高電圧のとき下側のｎチャンネルＩＧＦＥＴだけがＯＮになりますから、出力端子は低電圧になります。入力端子が低電圧のとき上側のｐチャンネルＩＧＦＥＴだけがＯＮになりますから、出力端子は高電圧になります。つまりインバータの動作をしていることになります。同じインバータを作るには１個のＩＧＦＥＴでよいのに、なぜ２個のＩＧＦＥＴを使ってＣＭＯＳにするのでしょうか。

　図７－２でどちらかのスイッチは必ずＯＦＦです。ということはこの回路では電源Ｖ_ｄから電流がグランドへ向かって流れることはありません。通常のインバータではＩＧＦＥＴがＯＮ状態のときは必ずソース－ドレイン間に電流が流れます。電流が流れるということは電源が電池なら早く消耗することになります。これを消費電力が大きいと言いますが、エコロジーの立場に立てば、などと言うまでもなく、消費電力は少ないに越したことはありません。ＣＭＯＳは消費電力が少ないという点で非常に優れているのです。

　さてこのような優れた特徴をもつＣＭＯＳはだれが発明したのかというとこれもどうもはっきりしません。同じような回路はまずバイポーラトランジスタで考えられたようです。これはアメリカのWestinghouse社が最初とされています。しかしＩＧＦＥＴへの適用となるとあまりはっきりしません。日本特許でルーツを少し探ってみましょう。

　オランダのフィリップス社が出願したＣＭＯＳの製法に関する特許があります(1)。日本への出願は1966年６月ですが、１年前にイギリスに出願されています。

　ｎチャンネルＩＧＦＥＴはｐ型Ｓｉ基板上に、ｐチャンネルＩＧＦＥＴはｎ型Ｓｉ基板上に作られます。しかしＣＭＯＳは２つのＩＧＦＥＴを別々の基板上に作ったのでは意味がありません。この特許に示されているように同一基板上にｎチャンネルとｐチャンネルのＩＧＦＥＴが作製できたことに大きな意味があります。これがＩＧＦＥＴ集積回路のその後の発展を支えたと言っても過言ではないと思います。

(1)特公昭43-22738号