電子デバイス/絶縁ゲート電界効果トランジスタ

12.CMOS

 IGFETは多数個を集積した集積回路でよく使われる回路構成にCMOSと呼ばれるものがあります。CはComplimentalyの頭文字をとったもので、日本語では相補型MOSと言います。まずは回路図(図12-1)を見て下さい。

 この回路もインバータの機能をもっています。入力端子の電圧を高くすると出力端子の電圧は下がり、逆に入力端子の電圧を低くすると、出力端子の電圧は高くなります。2つのIGFETが使われていますが、下側が今までに説明してきたnチャンネルIGFET(ここではnMOSと書きました)です。上側はpチャンネルIGFET(pMOS)が使われます。両方のゲートが共通に接続されて入力端子になっています。

 nチャンネルIGFETはこれまで説明してきたように、ゲート電圧をプラス電圧にするとソース-ドレイン間に電流が流れONになります。ゲート電圧を0ボルト付近に下げるとソース-ドレイン間には電流が流れなくなり、OFFになります。PチャンネルIGFETはこの逆の動作をします。

 CMOSでは2つのゲートが共通に接続されていますから、nチャンネルIGFETがONのときpチャンネルIGFETはOFFになり、nチャンネルIGFETがOFFのときpチャンネルIGFETはONになります。これは簡単に言えば図12-2のように二つのスイッチが直列につながれていて、片一方だけがONになるということです。普通の2つのスイッチなら両方ともONになったり、両方ともOFFになったりしますが、CMOSではそういうことがありません。

 出力端子は2つのスイッチの間にあるので、図12-2のように下のスイッチがONのときは出力端子は接地されたのと同じで低い電圧になり、上のスイッチがONのとき、出力端子は電源Vdに直接つながれたのと同じで高い電圧になります。

 入力端子が高電圧のとき下側のnチャンネルIGFETだけがONになりますから、出力端子は低電圧になります。入力端子が低電圧のとき上側のpチャンネルIGFETだけがONになりますから、出力端子は高電圧になります。つまりインバータの動作をしていることになります。同じインバータを作るには1個のIGFETでよいのに、なぜ2個のIGFETを使ってCMOSにするのでしょうか。

 図12-2でどちらかのスイッチは必ずOFFです。ということはこの回路では電源Vdから電流がグランドへ向かって流れることはありません。通常のインバータではIGFETがON状態のときは必ずソース-ドレイン間に電流が流れます。電流が流れるということは電源が電池なら早く消耗することになります。これを消費電力が大きいと言いますが、エコロジーの立場に立てば、などと言うまでもなく、消費電力は少ないに越したことはありません。CMOSは消費電力が少ないという点で非常に優れているのです。

 さてこのような優れた特徴をもつCMOSはだれが発明したのかというとこれもどうもはっきりしません。同じような回路はまずバイポーラトランジスタで考えられたようです。これはアメリカのWestinghouse社が最初とされています。しかしIGFETへの適用となるとあまりはっきりしません。日本特許でルーツを少し探ってみましょう。

 オランダのフィリップス社が出願したCMOSの製法に関する特許があります(1)。日本への出願は1966年6月ですが、1年前にイギリスに出願されています。

 nチャンネルIGFETはp型Si基板上に、pチャンネルIGFETはn型Si基板上に作られます。しかしCMOSは2つのIGFETを別々の基板上に作ったのでは意味がありません。この特許に示されているように同一基板上にnチャンネルとpチャンネルのIGFETが作製できたことに大きな意味があります。これがMOS集積回路のその後の発展を支えたと言っても過言ではないと思います。

(1)特公昭43-22738号