電子デバイス／半導体集積回路
１４．微細化技術（その２、短チャネル効果）
スケーリング則に従ってIGFETの微細化を進めていくと、例え製造が可能、つまり素子を作ることはできても、それまで現れることのなかった不具合が起きることがあり、微細化した素子で十分な性能が得られないことがあります。その代表的なものが、チャネル長が短くなった際に生じる短チャネル効果です。「効果」というと積極的に利用できる現象という印象が強いかも知れませんが、短チャネル効果は主に素子特性にとって障害となる現象を指し、IGFETの微細化のために解決すべき課題です。
短チャネル効果
短チャネル効果と呼ばれるのは単一の現象ではなく、チャネル長が短くなると起こるいくつかの特性変化の総称です。以下にそれらについて説明しますが、まずチャネル長が短くなると生じるIGFETの特性上の変化をまとめる大体つぎの３つになります。
（１）しきい値電圧の低下
要求される特性によりますが、しきい値電圧が低くてもよい場合はあります。むしろしきい値電圧のばらつきが大きくなってしまうことが問題となります。
（２）ドレイン電圧（\(V_d\)－ドレイン電流 (I_d\) 特性（図１４－１（ａ））におけるドレイン電流の非飽和
ある \(V_d\) 以上では \(V_d\) が変動しても \(I_d\) が変動しない\(I_d\) の飽和特性（図の青線）はＩＧＦＥＴの重要な特徴ですが、これが失われ、赤の破線のような特性になるとデバイスとして使いにくくなってしまいます。
（３）しきい値電圧以下のドレイン電流（サブスレッショルド電流）の増加
しきい値電圧以下のゲート電圧ではドレイン電流は流れないというのは理想であって、実際には微小な電流 \(I_{st}\) が流れます（図１４－１（ｂ））。これをサブスレッショルド電流と言います。この電流が増加するのは好ましくありません。
短チャネル効果の要因
チャネル長が短くなるとなぜ上記のような特性の変動が起こるのか、その原因となる主な現象を以下に説明します。
（１）空乏層電荷の変化
IGFETのしきい値電圧 \(V_{th}\) とは「半導体デバイスの物理」１８項で説明しているとおり、半導体表面における反転電荷密度が半導体中の不純物濃度に等しくなるときのゲート電圧を言います。式で書けば
\[V_{th}=V_{FB}+\frac{Q_{d}}{C_0}+2\phi_b\]
と表せます。ここで \(V_{FB}\) はフラットバンド電圧、\(Q_{d}\) は空乏層電荷、\(C_0\) はゲート絶縁膜の容量、\(2\phi_b\) は半導体表面にかかる電位差です。
ここで上式右辺の各量は本来、チャネル長には依存しない量です。したがってチャネル長が変わってもしきい電圧は不変なはずです。
しかし実際には図１４－２に示すように、チャネル両側にはソース、ドレイン領域の高濃度ﾄﾞｰﾌﾟ領域（図では青色で示すｎ+領域）があり、その周囲にはピンク色で示す基板のｐ領域との間に白色で示す空乏領域が形成されます。この空乏領域はゲート電極下部に入り込んでおり、チャネル長が短くなるにつれ、この空乏領域のゲート下部への入り込みの割合が増加します。
図１４－２のＩＧＦＥＴの断面図は、（ａ）がチャネル長が長い場合で、（ｂ）、（ｃ）となるにつれてチャネル長が短くなった場合を示しています。上式右辺の第２項の空乏層電荷量 \(Q_d\) はゲート電極で制御できる分を意味しており、スケーリング則の前提に従えば破線で囲われた範囲内の電荷に相当します。しかし実際にゲート電極によって制御できるのは緑色の部分だけで、白色で示す空乏層内の電荷はゲート電圧に影響を受けないので、しきい電圧に影響を及ぼしません。言い換えればチャネル長が短くなると \(Q_d\) が実効的に減少し、しきい値電圧が低下することになります。
（２）ドレイン誘起障壁低下（Drain Induced Barrier Lowering, DIBL)
ソース領域とチャネル領域の境界、ドレイン領域とチャネル領域の境界にはそれぞれ接合による障壁が形成されています。図１４－３（ａ）、（ｂ）に示すように異なるチャネル長 \(L_1\)、\(L_2\) に対して同じドレイン電圧 \(V_d\) が印加された場合（赤線で示す）、ソース－ドレイン間の電界によるソース側の障壁の低下（\(\Delta V_b\) ）は、チャネル長が短い \(L_2\) の場合の方が顕著になります。この現象をＤＩＢＬと呼んでいます。これによってソース電極からの電子の流入はチャネル長が短いほど起こりやすく、したがってチャネル長が短くなると、しきい電圧 \(V_{th}\) が減少することになります。
この障壁低下は図１４－１（ａ）に示した\(V_d\)－ (I_d\) 特性において \(V_d\) が増加したとき、\(I_d\) の飽和が見られない原因にもなります。
（３）サブスレッショルド電流の増加
ゲート電圧が \(V_{th}\) 以下であってもドレイン電流が流れる原因の一つはパンチスルー電流と言われるものです。ソースとドレインから伸びた空乏層が半導体内部で接近、接触することにより、チャネル部とは別経路で電流が流れ、これがしきい値以下で流れるドレイン電流となります。図１４－２（ｃ）に示すようにチャネル長が短いと白色で示す空乏領域の端部が次第に接近し、パンチスルーが起こりやすくなることが予想できます。
短チャネル効果は他にもありますが、主として上記（１）～（３）の現象を抑制できれば、それだけ特性を保ったままチャネルの短いデバイスを実現できることになります。以下、短チャネル効果の抑制対策について説明します。
短チャネル効果の抑制対策
以上、説明した短チャネル効果は、チャネル長が短くなると、ソース領域とドレイン領域が電気的に影響しあい、これによってゲートによりチャネルを流れる電流の制御が影響を受けることにより起こる、とまとめられます。したがって短チャネル効果を抑制するには、ソースとドレインがチャネル以外で影響しあわないように分離することと言えます。
（１）チャネル付近への追加ドーピング
まず、もっとも単純に図１４－２の白色で示す空乏層の伸びを抑えるには、ｐ+ｎ+接合間の空乏層幅は短いことを考慮すれば、基板、とくに表面付近の不純物濃度を上昇させることが考えられます。しかしこれは \(Q_d\) の増加を意味し、しきい電圧が逆に大きくなることになります。チャネル部分の不純物濃度が高いとキャリア移動度が低下するので、この点でも好ましくありません。
それならばチャネル部分は低不純物濃度とし、基板表面から深い部分の不純物濃度を高くすることも考えられます。これでもソース、ドレイン領域付近の空乏層の伸びは抑えられそうです。しかし肝心のチャネル両端部にはあまり効果がありません。
短チャネル効果の原因としてゲート電極で制御できる空乏層電荷 \(Q_d\) の減少が影響していることを考慮すると、ソース、ドレイン領域周辺に発生する電界を低減する対策が考えられます。これには図１４－４（ａ）に示すように、ソース、ドレイン領域とチャネル端が接する部分に不純物濃度の低いドーピング領域（ｎ-で示す）を追加する方法が考えられます(1) 。これをＬＤＤ（Light Doping Drain）と呼んでいます。これはパンチスルーを防ぐ効果もあります。
さらに考えられるのが、図１４－４（ｂ）に示すように半導体表面でなく、やや深い位置のソース、ドレイン領域表面部分の不純物濃度を局所的に増やす（ｐ+で示す）方法です(2) 。この方法であれば、チャネル部分の特性変化は避けられ、ソース、ドレイン領域からの空乏層の拡大を抑制できるので、有効です。
このような局所的なドーピングは通常の不純物拡散法では困難です。しかしイオン注入法（「ＩＧＦＥＴ（１）］１１項参照）を用いれば、可能になります。上記のような局所的なイオン注入法をハロー(Halo）注入またはポケット注入と呼ぶことがあります(3)。
（２）ゲート絶縁膜の薄膜化
また上式の \(Q_d\) の減少と同じ効果を \(C_0\) の増大によっても得ることができます。このために絶縁膜の厚みを薄くすることが考えられます。これには限度がありますから、絶縁膜の材料に高誘電率をもつものを使用する手段も考えられます。
（３）ＳＯＩ基板の使用
シリコンウエハの表面を酸化してSiO2膜で覆ったものをＳＯＩ（Silicon on Insulator）基板と言いますが、その上に図１４－５に示すようなＩＧＦＥＴを形成することができます。絶縁膜上に結晶性Ｓｉ層を成長しなければならないので、エピタキシャル成長技術が必要ですが、これができればチャネル層の直下が絶縁層になるので、空乏層が延びることはありません。ソース、ドレイン領域からの空乏層の伸びは完全に防げます。パンチスルーも防げることになります。
以上はＩＧＦＥＴの基本的な構造を変化させずに、短チャネル効果を抑制する方法です。しかしこれらの対策では限界があることがわかってきました。素子構造自体を見直すことによる短チャネル化については次項で取り上げます。
（1）特開昭54-044482
(2)特開昭59-167067
(3)"Halo"とは「後光」の意味です。「ハロー現象」などでも知られる言葉です。すでにドーピングがされた領域の周辺にさらにドーピングを加えることから名付けられたと思われます。日本語では「ハロー」でいいと思いますが、英語読みの「ヘイロー」と言う場合もあります。
