電子デバイス／半導体メモリ

１３．フラッシュＥＥＰＲＯＭ

　これまでＥＥＰＲＯＭで記憶情報を電気信号を使ってどのように消去しているかを説明してきました。電気的な消去ができるようになってもＥＥＰＲＯＭにはまだ大きな課題がありました。メモリの重要な性能は記憶できる情報の量（記憶容量）です。もちろん１ビットを記憶するメモリセルができれば、あとはそれを必要なだけ繋げれば記憶容量は無限に増やせます。でもメモリセルの数を増やせばそれだけチップが大きくなります。これはコスト、つまり値段がどんどん高くなることです。

　ＤＲＡＭなどに比べて記憶容量は少ないのに値段が高くては使ってもらえません。いかにメモリセルを小さい面積に作って同じ大きさの石にできるだけ大きな記憶容量をもたせられるかが大きな課題となります。

　前項で説明したようにメモリセルが１個のトランジスタで済めば、これまで２個のトランジスタが必要だったのに比べてメモリセルが大幅に小さくできます。そして現在、身の回りで目にする機会が多くなったフラッシュメモリでは、さらに回路的な工夫が加えられ、１ビット当たりのチップ面積が大幅に小さくなりました。

　この技術を提案した特許(1)は1987年に東芝社から出願されています。発明者はこれも舛岡氏です。

　前項の図１２－２がこれまでのメモリ素子の回路図で、メモリセルが碁盤の目状に配列されています。これに対して新しい回路を図１３－１に示します。この回路では４個のＩＧＦＥＴのドレインとソースが直列に繋げられています（この直列接続するＩＧＦＥＴの数は実際には何個でもよく、実際にはもっと多いことが普通です）。またワード線は各ＩＧＦＥＴの制御ゲートが接続され、図では削ってしまいましたが、横方向に並ぶＩＧＦＥＴの制御ゲートを繋いでいます。これまでのデータ線に相当する線（ビット線と呼ばれています）は一番上のＩＧＦＥＴのドレインに繋がっているだけです。さらに一番下のＩＧＦＥＴのソースにだけ繋がっている線があります（ソース線と呼ばれています）。

　この回路を半導体基板の上に作ったときの断面図が図１３－２です。ビット線は左端のｎ型領域だけに接続され、右側の各ＩＧＦＥＴのｎ型領域には接続されていません。隣同士のＩＧＦＥＴのドレインとソースは直列接続ですからｎ型領域を共通に使えばよく、外部の配線はいらないのです。

　従来の回路では隣り合うＩＧＦＥＴのソースとドレインのｎ型領域は分離しなければならず、１つずつに配線をしなければなりませんでした。これが不要になった分だけ、図１３－２の場合は同じ面積のチップに詰め込めるメモリセルの数が多くなるのがおわかりになると思います。また図１３－１では４個のＩＧＦＥＴを一組にした場合が描かれていますが、これは図を簡単にするためで、実際にはもっと多くのＩＧＦＥＴを直列接続します。一組の数が多ければ多いほど、配線を省略できる数も多くなるので、１チップに多くのメモリーセルを組み込めます。

　この図１３－１の場合をＮＡＮＤ型、図１２－２の場合をＮＯＲ型と呼んでいます。これは集積回路のところで説明している論理回路と接続が似ているためで、もちろん論理回路として使うわけではなく、あくまでメモリです。

　なおＮＡＮＤ型がすべての点で優れているわけではありません。ＩＧＦＥＴを直列接続したため、犠牲になる機能があります。それは動作の違いで説明できます。ＮＡＮＤ型の場合、書き込み（浮遊ゲートに電子を入れる）動作を行う場合はつぎのようにすると特許には書かれています。まず上から２番目のセル１２－１の浮遊ゲートだけに電子を入れるためにはこのセルに繋がるワード線Ｗ１２に10Ｖ、他の３本のワード線Ｗ１１、Ｗ１３、Ｗ１４にはこれより高い20Ｖをかけます。この組以外に繋がるワード線（Ｗ２１～Ｗ２４）はすべて０Ｖにします。こうするとこの組の４個のＩＧＦＥＴはすべてオンになります。ここでビット線Ｂ１に10Ｖをかけ（他のデータ線Ｂ２他は０Ｖのままにします）、ソース線は０Ｖとします。こうするとソース、ドレインが直列に接続されている４つのＩＧＦＥＴのうち、ゲート電圧の低い上から２番目のソース－ドレイン間にもっとも大きな電圧がかかることになります。これによってこのチャンネルにホットエレクトロンが発生し、浮遊ゲートに電子が入ることになります。

　読み出しの場合（上から２番目のセルの浮遊ゲートに電子がいるかいないかを判定する）には、このセル１２－１に繋がるワード線Ｗ１２に２Ｖ、他の３本のワード線（Ｗ１１、Ｗ１３、Ｗ１４）にはこれより高い７Ｖをかけます。この組以外（図示していないものも含め）に繋がるワード線はすべて０Ｖにします。これでこの組の４個のＩＧＦＥＴはすべてオンになります。ここでビット線Ｂ１に小さな電圧１Ｖ（図示されていない他のビット線は０Ｖのままにします）をかけ、ソース線は０Ｖとします。

　こうするともし２番目のセル１２－１の浮遊ゲートに電子がいると、このＩＧＦＥＴはオンになれず、ビット線には電流が流れません。浮遊ゲートに電子がいないと、ゲート電圧２Ｖでも２番目のＩＧＦＥＴはオンになり、直列に接続されている４つのＩＧＦＥＴのドレイン、ソースを通って電流が流れますので、浮遊ゲートに電子がいるかいないか判断ができることになります。読み出し動作で浮遊ゲートに電子が入ってしまっては困りますから、ワード線、データ線にかける電圧は極力小さくする必要があります。

　最後に消去の場合ですが、すべてのワード線に20Ｖ，ビット線、ソース線に15Ｖをかけます。こうすると各ＩＧＦＥＴはゲートよりソース、ドレインの電位が少し低いのでオンに保たれます。そして浮遊ゲートの電子にとっては強いプラス電圧の電極が周囲にあることになり、電子は一番近いドレインへトンネルするか電界放出されるかすることになります。ただしこの場合、４つのＩＧＦＥＴのソース、ドレインは接続されていますから、１つのセルの情報だけを消すことはできず、４つのＩＧＦＥＴの浮遊ゲートすべてから電子が抜き取られ情報は消去されます。

　書き込みと読み出しは１セルごとにできますが、消去は一組になった４つのセル一括でしかできません。１ビットごとに書き込み、消去をしなければならないコンピュータの主メモリーのような用途には使えませんが、ファイルの保存などまとまった情報の記憶ならこれで十分です。このＮＡＮＤ型ＥＥＰＲＯＭ（フラッシュＥＥＰＲＯＭ）が実現したことで、不揮発性半導体メモリが急速に普及することになりました。

日本語で「フラッシュ」と書ける英語の単語には"flash"と"flush"があります。フラッシュメモリのフラッシュは前者のようです。英語の関係文献をみると"flash"が使われ、東芝社の商標にもこの語が見られます。辞書を引くと"flash"は「閃光」、カメラのフラッシュの意味です。これとメモリとの結びつきがどうもよくわかりません。一方、"flush"の方は水洗トイレの「流す」ボタンのところに書かれているように「どっと流す」といった意味があります。フラッシュメモリの特徴には情報をまとめて消去することがありますのでこちらの方が結び付きやすいような気がします。少なくとも筆者は長らくこちらと信じていたので、どうも腑に落ちません。

(1)特公平6-44612号