電子デバイス／半導体メモリ

１１．ＥＥＰＲＯＭ－記憶した情報の消去法（その２）－

　ＥＥＰＲＯＭで記憶情報を消去する原理として前項では、トンネル効果を使って浮遊ゲートから半導体基板へ電子を引き抜く方法を説明しました。この方法は浮遊ゲート方式の半導体メモリが発明された当初から考えられていたものです。繰り返しになりますが、難点は非常に薄い絶縁膜を作らなければならないことです。

　そこで薄い絶縁膜を使う必要のない別の方法が考えられました。1980年に東芝社から出願された特許(1)を参照します。発明者は舛岡富士雄氏（その後、東北大教授）で、東芝社に対して発明の対価を求める訴えを起こされたことで話題になりました。

　さて素子の構造と動作を説明します。図１１－１は素子の原理を説明するための断面図です。前項の図１０－２とちがうのは、浮遊ゲートの脇にさらに消去ゲートと称する電極が設けられている点です。

　浮遊ゲートはＩＧＦＥＴのチャンネル部分では半導体表面と薄い絶縁膜で隔てられていますが、消去ゲートのある部分では表面から離れ、消去ゲートに接近しています。

　なお、図１１－１は素子の特徴を説明するための図で、実際の素子構造は図とは異なります。図１１－１では消去ゲートがドレイン側に設けられているので、ドレイン電極を設けるためにはドレインのｎ型領域を横方向に広げる必要があり、ソース側とアンバランスな構造になってしまいます。

　特許で提案されている素子では消去ゲートは画面奥側に設けています。この構造では浮遊ゲートも奥側に延長すればよく、ソースとドレインは制御ゲートに対称に設けることができます。特許では複数の方向の断面図を使って素子の構造を説明していますが、ここでは説明を簡略にするため、図１１－１を用いました。

　つぎに動作を説明します。まず情報の書き込み（浮遊ゲートへ電子を入れる）動作です。これは前に説明したホットエレクトロンによる方法が使われています。制御ゲートとドレインに＋20Ｖ位の電圧をかけ、ソースを０Ｖにすると、チャンネル内の電子が加速されて浮遊ゲートに入ります。

　情報の読み出しもこれまでと同じです。制御ゲートに＋５Ｖ位をかけて、ソース－ドレイン間に電流が流れるか、すなわちＩＧＦＥＴがオンかオフかをみれば浮遊ゲートに電子がいるかいないかを判定できます。勿論この読み出しで浮遊ゲートに電子が入ったり逃げたりはしません。

　この素子は消去の方法に特徴があります。消去を行うには、制御ゲートとドレインを０Ｖにし、消去ゲートに＋40Ｖ位の高いパルス電圧をかけます。すると浮遊ゲートにいた電子は消去ゲートに向かって放出されます。浮遊ゲートと消去ゲートの間の絶縁膜の厚さは50ｎｍとなっていますので、トンネル効果が起きるには少し厚つ過ぎるようです。この放出の原理は電界放出（フィールドエミッション）であると書かれています。この電界放出というのは熱電子放出と似た現象です。熱電子放出は金属などを真空中で加熱すると電子が飛び出すというものですが、加熱しなくても高い電圧をかければ電子が飛び出すことが知られています。

　いずれにしてもこれまでの素子と大きく違うのは、浮遊ゲートの電子を半導体基板に逃がすのではなく、新たに消去ゲートを作ってそこへ引き出すようにした点です。消去には少し高い電圧が必要ですが、書き込み、消去、読み出しをすべてプラスの電圧の切り換えだけで行うことができます。

　図１１－２はこの素子を複数用いた半導体メモリ素子の配線図を図１０－２と同様な形式で示したものです。消去ゲート用配線（Ｅ１、Ｅ２・・・）が新たに必要ですが、前項の素子とちがって１つのメモリセルに２つのトランジスタを使う必要がなく、１つのトランジスタだけですべての動作が行えるので、小さな面積により多くの情報が記憶できるようになります。

　以上のようにこの素子は優れた点を多く持ちますが、図をみてもわかるように構造が複雑で作るのが難しそうです。特許では素子の作り方を図解してかなり詳しく説明していますが、ここでは省略します。

　前項の構造の素子とこの構造の素子にはそれぞれよい点があり、どちらかを使えば、書き込み、消去を両方とも電気信号で行えるＥＥＰＲＯＭが作れることになります。しかし最近急速に普及してきたフラッシュメモリの実現にはさらにもう一歩の進展が必要です。

(1)特公平61－39752号