電子デバイス／電界効果トランジスタ
６．高耐圧ＧａＮ系ＨＥＭＴ電界効果トランジスタの場合、トランジスタがオフになるとソース－ドレイン間あるいはゲート－ドレイン間には電源電圧がそのままかかります。ソース－ドレイン間またはゲート－ドレイン間の耐圧が高ければ、高い電圧で動作させることができ、同じ電流でも大きなパワー（電力）の信号が扱えるようになります。従来のトランジスタは耐圧が低いので、大電力を扱うためにはもっぱら電流を大きくする必要がありましたが、高耐圧であれば電流を抑えることができます。
半導体の絶縁耐力をどう評価するかですが、標準的な絶縁破壊電界を測定で求めるのは意外に難しいです。なぜかというと電極の形によっては試料中で電界が一様にならず、電界が集中した部分ができる場合があります。また試料内に欠陥等があるとやはりその部分に電界が集中してしまいます。このような場合、電界が集中しもっとも高い部分で絶縁破壊が起きるので、印加電圧が一様に印加された場合より見かけ上低い電界が破壊電界と見なされる場合があります。
そこである程度、理論的に予測される絶縁破壊電界から各半導体固有の絶縁破壊電界を評価することが行われています。半導体接合の降伏は電子なだれによって起こると考えられていることはｐｎ接合について説明しています。
半導体中の電子が印加電界によって加速され、原子に衝突するとその衝撃によって電子が発生します。これが衝突電離で、これが繰り返されると電子がねずみ算的に増えて大きな電流を発生します。これが電子なだれです。理論的な解析も行われていて、電子が単位距離移動する間に何個新たな電子が発生するかを表すイオン化率が定義されています(1)。
このイオン化率は印加電界の３～９乗に比例するという強い電界依存性をもっていて、電界の増加によって急激に増大します。イオン化率が104ｃｍ-1、つまり１ｃｍ、１個の電子が走行すると１万個の電子が発生するくらいになると、電子なだれによる絶縁破壊が起きると考え、そのときの電界を絶縁破壊電界とします。
以上の考えによって定められたＧａＮの絶縁破壊電界は3.3×106Ｖ／ｃｍとされています(2)。Ｓｉは3×105Ｖ／ｃｍですから１０倍程度大きいことになります。
一方、電界効果トランジスタにおける絶縁破壊電界Ｅはトランジスタがオンのときの抵抗ＲONに強く依存することが知られています。近似的な解析（ここでは省略）ではＲONはＥ３に比例するという結果になり、実際にもＥ２前後に比例するとされています。絶縁破壊電界を大きくするためにはチャンネル長を長くしてソース－ドレイン間距離を長くすればよいわけですが、これはＲONを大きくすることを意味します。
ＲONは理想的にはゼロに近いことが望ましいのですが、絶縁破壊電界を大きくするためにはある程度のＲONの存在を認める必要があり、折り合いをつける必要があります。
一方で電極形状を工夫することにより、ソース－ドレイン間またはゲート－ドレイン間の電界を緩和する対策も考えられています。図６－１に示すようにゲート電極を延長したフィールドプレートを設けたり、図６－２に示すように保護膜（絶縁層）上に電界制御電極と呼ばれる電極を追加したりする方法があります(3)(4)。
フィールドプレートの形状や保護膜の厚みを調節して電子供給層にかかる電界が局所的に破壊電界を越えないように設計することにより、素子の絶縁破壊耐力を向上させることができます。
以上は絶縁破壊に対する耐力を向上させる手段について述べましたが、高電圧をかけると破壊はしないまでもトランジスタの特性が変化してしまうという現象も知られています。電界効果トランジスタの代表的特性はドレイン電圧－ドレイン電流特性ですが、高いドレイン電圧を印加した後、ドレイン電流が低下してしまう現象が現れることがあります。これを電流コラプスと呼んでいます。「コラプス」は英語の"collapse"で、崩壊、つぶれるといった意味です。開発初期のデバイスで発生する特性変動の一つで、特異な呼称を設ける必要もないと思われますが、ＧａＮ系ＦＥＴでは定着した用語になっています。
この電流コラプスの原因は複数の要因が関係しているようで、単純ではないようですが、現在、もっとも確からしいのは保護膜と半導体界面にできる界面準位が関係していることです。ソースまたはゲート－ドレイン間に高電界がかかった場合に、図６－３に示すように２ＤＥＧ層の電子が加速され電子供給層を通過して保護膜界面に至り、界面準位に捕獲されると考えられます。これにより電子供給層表面に負電荷が増えると、これがチャンネルを流れる電流を減少させる方向にはたらくと考えられます(5)。このほかチャンネル層内部の欠陥準位に電子が捕獲される現象も一因となっているようです。
ＩＧＦＥＴの場合はゲート絶縁膜と半導体の界面のチャンネルに接した部分に準位ができるのが問題でしたが、ＨＥＭＴの場合は保護層はチャンネル（２ＤＥＧ層）からはキャリア供給層によって隔てられているので、高電界でキャリアが半導体層を通り抜ける場合にだけ特性変動が起きます。
電流コラプスの防止対策は高電界の発生を抑えることですから、耐圧向上策と重なる部分が多くなります。また界面準位の発生を抑え、界面準位密度を小さくすることが重要です。そのために保護膜の材料の検討も必要です。ＧａＮ系では同じ窒化物であるためか窒化シリコン（ＳｉＮ）膜が保護膜としてよく用いられます。しかしこのＳｉＮ膜とＡｌＧａＮの界面は界面準位密度が高いとされています。対策としてはＳｉＮ／ＳｉＯ２の積層膜(3)や酸窒化物（ＳｉＯＮ）(5)を用いたり、アモルファスシリコンと同様に水素を含有させたりする手段(6)が用いられています。
高耐圧化のために表面保護膜を設ける手段を述べましたが、この保護膜はゲート電極下にも設けられる場合があります(6)。この場合はＩＧＦＥＴと同様な構造となり、印加される電圧の極性にかかわらずゲート電極から電流が流れ込むことはなく、ゲート電極は電位を与えるだけの役割となります。
具体的な構造は概略、図６－４のようになります。ＩＧＦＥＴの場合はゲート絶縁膜と半導体の界面の状態が極めて重要でした。これはチャンネルがこの界面にできるためです。ＨＥＭＴの場合はキャリア供給層とチャンネル層の界面に２ＤＥＧ層ができ、これがチャンネルになるので、ゲート部半導体表面と絶縁膜の界面はチャンネル部からは離れて位置します。したがって電流コラプス対策は必要ですが、トランジスタの特性そのものへの影響はそれほど大きくはないと言えます。
このため、半導体表面を保護し、絶縁耐圧を向上するために半導体表面をすべて保護膜で覆う方がよいと考えられます。製造工程としてもこの方が簡単です。もちろんフィールドプレートを設けるなどの手段と組み合わせることも可能です。
(1)S.M.Sze, "Physics of Semiconductor Devices", Wiley,1969, Chap.2, 6(3)
注記：当然ながら古い版にはＧａＮのデータは載っていません。最新改訂板に加えられているかどうかについては未確認です。(2)H.Okumura, Japan.J.Appl.Phys.,Vol.45 (2006) p.7565
(3)特開2004-214471号
(4)特開2006-513580号
(5)特開2006-278812号
(6)特開2009-239230号
