電子デバイス／半導体集積回路

１３．微細化技術

　ＩＧＦＥＴが広く使われる理由は集積化がしやすいためということは前にも述べていますが、なぜ集積化しやすいのでしょうか。

　ＩＧＦＥＴは半導体の上に絶縁膜と電極を設けただけの簡単な構造であることがその大きな理由だと考えられます。例えばバイポーラトランジスタはｐｎｐまたはｎｐｎ構造であるため、半導体基板の上に少なくとも２層の半導体層を設けなければならず、さらにその各層に接続する電極が必要とされます。このため集積回路を製造する手順、工程が複雑になってしまいます。これに対してＩＧＦＥＴは絶縁膜上に電極の他には１つの半導体上に２つの電極を設けるだけなので、製造が容易です。

　素子を集積化する目的は回路を一つのチップ内に組み込み、回路接続の手間を減らすことにあります。この目的のためにはできるだけ多くの素子を一つのチップ内に組み込んだ方が効果が上がります。しかし一つのチップに多くの素子を詰め込めば詰め込むほどチップの面積は大きくならざるを得ません。スペースの問題もさることながら、チップのベースとなる半導体の使用量が増えるのでコストの上昇が問題になります。

　そこで一つの素子をできるだけ小さくする微細化技術が重要となります。ＩＧＦＥＴは上記のように製造が容易なので微細化もしやすいといえます。ただ素子を小さくするには一定の規則が必要です。これをスケーリング（scaling)といいます。ＩＧＦＥＴについては「デナードのスケーリング則」というのがあります。これはアメリカＩＢＭ社のR.H.Dennardによって提案された規則ですが、常識的な比例縮小則です。

　図１３－１のようにＩＧＦＥＴを直方体のモデルで考え、縦横の寸法を１／ｋにすることを考えます。これはチャンネル長、チャンネル幅、ゲート絶縁膜の厚さをすべて１／ｋにすることを意味します。このとき印加電圧をそのままにすると、素子にかかる電界はｋ倍になり、素子内の電界は縮小とともに増加することになります。これでは絶縁破壊などの問題が発生する恐れがあるので、電圧も１／ｋにするとします。

　この結果特性がどう変わるかを考えます。ここでは理論計算には立ち入らないで定性的に考えます。チャンネル長、チャンネル幅がそれぞれ１／ｋになるので、チャンネルの抵抗値は変わらないことになります（チャンネル長が１／ｋになると抵抗値も１／ｋになり、チャンネル幅が１／ｋになると抵抗値はｋ倍になる）。したがって流れる電流は電圧が１／ｋになれば１／ｋになると考えられます。このため消費電力（＝電圧×電流）は１／ｋ２に減少するという望ましい結果になります。

　ゲート絶縁膜の静電容量はどうでしょうか。絶縁膜厚が１／ｋになり、実効的な面積は１／ｋ２になりますから、容量は１／ｋになります。これはゲート容量への充放電時間が１／ｋになることですから、素子の動作速度が向上することになり、これも望ましい傾向です。

　以上から微細化により回路配線が減少するという製造、組み立て上の利点のほかに、ＩＧＦＥＴの消費電力が減少し、かつ動作が高速化するという重要な利点があることがわかります。しかしＩＧＦＥＴの微細化には多くの問題があります。

　まず第一にはパターニング技術があります。ＣＭＯＳの作り方のところで説明したようにこれにはフォトリソグラフィーという技術が使われます。これはパターンの形をしたマスクを通してフォトレジストに光を当てて、フォトレジストを感光させますが、パターンが微細化すると問題が出てきます。使う光は通常は紫外線で比較的波長の短い光です。ただ波長はせいぜい２００～３００ｎｍ程度ですので、パターンのサイズのうちもっとも小さい部分がこの波長に近づくとマスクの縁で光の回折が起きるようになります。こうなるとマスクの形の通りにレジストが露光できなくなります。

　これを解決するために紫外線より波長の短いＸ線や電子線が使われるようになりましたが、これらに適したマスクや光学部品（レンズやミラー）は普通の光とは違うのでなかなか簡単に置き換えるわけにもいかなかったのです。電子線は他の光と違って電場によって走査ができるので、マスクなしで直接パターンの描画ができるという利点があります。

　集積回路の場合は素子だけでなくそれをつないで回路を作るための配線がチップ内に大量に必要です。これも長さは１／ｋなりますが、幅と厚みも１／ｋにするので、断面積が１／ｋ２になってしまい、抵抗はｋ倍に増加することになります。これは信号の伝達速度が遅くなることを意味しますから望ましくありません。この影響を減らすために配線に使う金属材料に抵抗の小さいものを使うことが考えられます。従来は作りやすさの観点からアルミニウムが使われていましたが、これを抵抗のより低い銅に変えることが行われました。

　またこの配線はチップ内を縦横に走ることになるので、平行に走ることも多く発生します。この平行な配線の間の距離が小さくなると配線間の容量が増えます。これも信号の伝達を遅らせる望ましくない傾向です。これへの対処としては配線間の材料の誘電率をできるだけ小さくする方策がとられます。樹脂など誘電率の小さい材料の上に配線を形成すると容量の増加を抑えられます。

　素子そのものにおいてはゲート絶縁膜が薄くなります。これはどこまでも薄くすることはできません。ある程度薄くなるとトンネル効果によって絶縁膜を透過して電流が流れるようになるため、絶縁膜としての機能が失われます。

　このように多くの解決すべき課題が一部は解決され、一部は今後の問題として残されていると言えます。