電子デバイス/電界効果トランジスタ

2.接合型FET

 絶縁ゲート型電界効果トランジスタ(IGFET)のアイデアは3極真空管を半導体で置き換えるという着想に基づいて早くから提案されていましたが、当時の技術では実現が難しく、よく知られているようにバイポーラトランジスタが先行して実現しました。

 IGFETの実現が難しかった理由は主として絶縁膜と半導体の界面が理想的な状態からほど遠かったためです。そこで絶縁ゲートを使用しない電界効果トランジスタとして接合型電界効果トランジスタ(JFET)のアイデアが生まれたと思われます。

 アイデアはトランジスタの発明者の一人であるショックレー(W.Shockley)によって提案されました。関連する特許(1)はアメリカで1951年に出願されています。

 図2-1はこの特許に掲載されているJFETの原理を説明するための図です。n型半導体を2つのp型半導体で挟んだようなかたちになっています。一見するとpnp型のバイポーラトランジスタのように見えますが、ソース電極とドレイン電極が同じn型半導体の両側に設けられ、両側のp型半導体は電気的に接続されゲート電極と呼ばれています。これはバイポーラトランジスタとはまったく異なる構成であることがわかります。

 両側のp型半導体のゲートにソースに対してマイナスの電圧をかけるとpn接合に逆バイアスがかかりますので、図でSと書かれている辺りには空乏層ができます。このためソース-ドレイン間に電圧をかけて電流を流し、空乏層の広がりをゲート電圧によって変化させると、この電流をコントロールすることができます。イメージで言うとソースからドレインに向かって流れる水を水路の幅を狭めたり広げたりしてコントロールするというイメージです。

 以上の動作はIGFETの場合とよく似ていることがわかります。ただしIGFETでは半導体と絶縁層の界面にできる反転層を使ってチャンネルを作っていましたが、JFETではそういうことはありません。単にn型層のなかを流れる電子を使っているだけです。

 また、IGFETはゲート絶縁膜がありますから、必要ならゲートにプラス、マイナスどちらの電圧をかけてもよかったのですが、JFETはゲートがpn接合なので、いつも必ず逆バイアス状態にして使わなければなりません。順バイアス、上の例ではゲートにプラス電圧をかけてしまうと、ゲートから電流が流れ込んでしまい、ソース-ドレイン間電流のコントロールが効かなくなってしまいます。

 このJFETは1960年代半ばには日本で実用化されていますが、その頃出願された特許から実用的なデバイス構造の例を紹介しておきます。図2-2は1964年に日立製作所が出願した特許(2)に示されているJFETの基本構造の断面図ですが、いわゆるプレーナ型のJFETの構造を示しています。

 p型シリコン基板の表面に不純物を拡散させてn型領域を作り、さらにその中にゲートとなるp型領域が作られています。この構造自体はプレーナ型バイポーラトランジスタと同じです。そしてソース電極とドレイン電極の間のp型領域と基板に挟まれたチャンネル領域が形成されています。

 p型領域とp型基板を電気接続して同電位にし、ゲート電極をソース、ドレイン電極に対して負の電位になるようにすれば、チャンネル内に空乏層が形成され、チャンネルを流れる電流がゲート電極の電位によってコントロールできます。

 図2-1にも示されているように、ショックレーの英文特許にはすでにゲート(GATE)、ソース(SOURCE)、ドレイン(DRAIN)という語が使われています。それにも拘わらず、日本出願をみると、日本語はわざわざベース、エミッタ、コレクタに直してあります。新しい用語を日本語でどう表すか困ったすえの処置だったように思われます。ショックレーはこのトランジスタの動作原理はバイポーラトランジスタとは異なると意識し、3極の呼び名を変え、かつ"field effect transistor"(電界効果トランジスタ)という用語まで提示しています。このことからみて、IGFETのところでも記したようにゲート、ソース、ドレインの命名はショックレーによってなされたようです。

 さらに付け加えると、"bias"の訳語として「偏倚」という語が使われています。現在では「偏倚」と言われても「バイアス」と結びつかないほどこの語は忘れられていますが、電子工学の日本における黎明期を思わせる専門用語の翻訳の苦心を示す例です。

(1)米国特許US2744970号 (対応日本出願、特公昭29-5768号)

(2)特公昭41-16704号